Programación VHDL de algoritmos de codificación para dispositivos de hardware reconfigurable

Abstract

Esta investigación trata acerca de la implementación sobre hardware reconfigurable de módulos de operación en álgebra de campos finitos de Galois, GF (2m), aplicados al área de codificación. Se ha seleccionado esta área de las matemáticas por ser la base de varios algoritmos en el área de corrección de errores y procesamiento digital de señales para criptografía,los cuales, por razones de desempeño y seguridad, es preferible implementarlos a nivel de hardware sobre dispositivos reconfigurables . El desarrollo metodológico comprende la definición de los componentes y establecimiento del modelo, usando para ello la sintaxis en lenguaje desciptor de hardware (VHDL)y es capturado el diseño sobre el dispositivo de arreglos de compuertas programables (FPGA); finalmente se llevó acabo la validación de las salidas del diseño utilizando ModelSim 5.7 a través de simulaciones.

Full document